Cadence Design Systems, Inc. a élargi son portefeuille d'IP système avec l'ajout du réseau sur puce (NoC) Cadence Janus. Avec la prolifération de SoC plus grands et plus complexes et de systèmes multi-puces désagrégés pour répondre aux demandes croissantes de calcul, la transmission de données à l'intérieur et entre les composants de silicium est devenue de plus en plus difficile, ce qui a un impact sur la puissance, la performance et la surface (PPA). Le NoC Janus de Cadence gère efficacement ces communications simultanées à haute vitesse avec une latence minimale, permettant aux clients d'atteindre leurs objectifs PPA plus rapidement et avec moins de risques.

Le Janus NoC de Cadence s'appuie sur l'héritage des outils de génération RTL Tensilica de Cadence, qui ont fait leurs preuves. Les clients peuvent utiliser le vaste portefeuille de logiciels et de matériels de Cadence pour la simulation et l'émulation de leur NoC et obtenir des informations approfondies sur ses performances grâce à l'outil d'analyse des performances du système (SPA) de Cadence. En permettant l'exploration architecturale, ce flux aboutit à la meilleure conception de NoC pour répondre aux besoins du produit.

Le NoC s'appuie sur le leadership bien établi de Cadence en matière d'IP et de qualité, et sur la satisfaction des clients en matière de support technique. Le NoC Janus de Cadence atténue les problèmes de congestion de routage et de synchronisation associés aux interconnexions complexes des SoC d'aujourd'hui, qui ne se manifestent souvent qu'au moment de l'implémentation physique. Répondant aux besoins les plus pressants, la première génération de NoC de Cadence fournit une plate-forme pour les innovations futures, telles que le support des protocoles de cohérence de mémoire et d'E/S standard de l'industrie.

Temps de mise sur le marché accéléré : La RTL optimisée par PPA permet aux concepteurs de SoC d'atteindre leurs objectifs en matière de bande passante et de latence. Les messages packagés permettent une meilleure utilisation des fils, réduisant ainsi le nombre de fils et les défis liés à la fermeture temporelle. Risque réduit : La gestion intégrée de l'alimentation, le croisement des domaines d'horloge et l'adaptation de la largeur du NoC réduisent la complexité de la conception.

Rapidité d'exécution : Les capacités étendues de Cadence en matière de simulation et d'émulation permettent une exploration précoce de l'architecture et une validation rapide des résultats de l'APP afin de s'assurer que la configuration répond aux exigences de la conception. Architecture évolutive : Les clients peuvent concevoir un sous-système et le réutiliser dans un contexte SoC complet du NoC, ce qui permet une réutilisation future dans un système multi-puces. Souplesse : Le NoC est compatible avec n'importe quel IP doté d'une interface standard, y compris AXI4 et AHB.